Questão de TelecomunicaçõesCemig-MG — 2018Diversas

Questão da prova oficial, com gabarito conferido contra o gabarito publicado pela banca. Resolva abaixo e veja a explicação comentada.

Questão 1Cemig-MG·Diversas·2018Telecomunicações

No circuito abaixo, o sinal C é a entrada de relógio (clock) e o conjunto Q0 e Q1 é a saída, sendo Q0 o seu bit menos significativo. Considerar que as entradas J e K dos flip-flops estão permanentemente ligadas ao nível lógico alto. Podemos afirmar que o circuito funciona como um contador assíncrono:

Alternativas

Ficha técnica da questão

Banca
Cemig-MG
Órgão
Diversas
Ano
2018
Disciplina
Telecomunicações
Nº na prova
Tipo
Múltipla escolha

Fonte: prova oficial · Extração determinística com gabarito oficial conferido.

Comentários da comunidade(0)

0/2000

Nenhum comentário ainda. Seja o primeiro a explicar como resolveu.